Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

Laporan Akhir Percobaan 1 

(Serial In/Serial Out, Paralel In/Serial Out, dan 

Paralel In/Paralel Out Shift Register dengan Kapasitas 4 bit) 

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

  1.  IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

  2. Power DC

    3. Switch (SW-SPDT)

    5.  Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel 1.1 Tabel Kebenaran AND

    6.  Gerbang Not

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

Tabel 1.3 Tabel Kebenaran Logika NOT

    7. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

        Pada rangkaian percobaan 1, rangkaian ini menggunakan 4 buah flip flop. Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND,  kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7. Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6. Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5. Sedangkan untuk flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk.

        Nilai B0 sampai B6 akan divariasikan untuk membuktikan terjadinya shift register, dimana akan terjadi pergeseran nilai ouputnya dari kanan ke kiri. Setelah nilai input divariasikan maka dapat ditentukan apakah nantinya sifat register tersebut, apakah bersifat SISO, SIPO, PISO, atau PIPO.

        Setelah dilakukan percobaan, maka didaptkan bahwa untuk kondisi 1 bersifat SISO, dimana input masuk satu persatu, kemudian keluar satu persatu juga. Untuk kondisi 2 bersifat SIPO, dimana inputan masuk satu persatu kemudian keluar secara bersamaan. Untuk kondisi 3 bersifat PISO, dimana inputan masuk secara bersamaan, kemudian keluar satu - persatu. Dan untuk kondisi 4 bersifat PIPO, dimana inputan masuk secara bersamaan dan keluar secara bersamaan juga.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Analisa Output yang dihasilkan tiap tiap kondisi

    * Kondisi Pertama

B3-B6 = 0

B0, B2 = 1

B1 = x (sebagai masukan)

    Pada kondisi ini menunjukkan shift register SISO (Serial In Serial Out), dikarenakan input masuk secara seri (bertahap) dan output juga keluar secara seri (bertahap).

    * Kondisi Kedua

B3-B6 = 0

B1 = x

B0 = 0

B2 = ↓

    Pada kondisi ini menunjukkan shift register SIPO (Serial In Paralel Out), dikarenakan input masuk satu per satu (bertahap), sedangkan output keluar secara paralel (serentak).

    * Kondisi Ketiga

B3-B6      = X

B1            =  0

B0, B2     = 1

    Pada kondisi ini menunjukkan jenis shift register PISO (Paralel In Serial Out), dikarenakan input masuk secara paralel (serentak), sedangkan output keluar satu per satu (bertahap).

    * Kondisi Keempat

B3-B6     = X

B0           = 1

B1, B2    = 0

    Pada kondisi ini menunjukkan jenis shift register PIPO (Paralel In Paralel Out), dikarenakan input masuk secara paralel dan keluar secara paralel juga.

2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan

    Pada kondisi SISO, apabila gerbang and dihapus dan clock dihubungkan ke flip - flop, output rangkaian tidak terpengaruh. Gerbang and ditambahkan agar pada saat switch yang disandingkan pada gerbang and berlogika 0 maka output clock tidak aktif, sehingga output dapat dikeluarkan secara paralel. Maka jika gerbang and dihapus outputan pada shift register tidak dapat berfungsi secara paralel.

7. Link Download [Kembali]

• File HTML klik disini
• File Gambar Rangkaian klik disini
• File Video Percobaan klik disini
• File Datasheet IC 74111 klik disini 
• File Datasheet Gerbang AND klik disini
• File Datasheet Gerbang NOT klik disini
• File Datasheet Switch klik disini